صفحه اصلی > اخبار > محتوای
هیئت مدیره تک و دو لایه
Oct 31, 2017

ترتیب انباشته مدار مبناى کلی سیستم طراحی PCB است. طراحی چند لایه اگر معیوب، نهایت عملکرد کلی EMC تاثیر می گذارد. به طور کلی طراحی دسته عمدتا مطابق با قوانین دو است:

1-هر یک از لایه های تراز باید لایه مجاور مرجع (قدرت و یا شکل گیری).

2. برق مجاور و لایه های نگهداری باید در فاصله حداقل به خازن اتصال بزرگتر.

این دسته از تک لایه به لایه هشت تخته لیست:

برای هیئت مدیره دو لایه، با توجه به تعداد کمی از لایه، هیچ مشکلی با پشته وجود دارد. کنترل تابش EMI از سیم کشی و چیدمان را در نظر بگیرید؛

مسائل سازگاری الکترومغناطیسی تک لایه و دو صفحه برجسته تر. چون منطقه حلقه سیگنال بسیار بزرگ برای این پدیده ای دلیل اصلی تولید نه تنها تابش الکترومغناطیسی قوی و مدار حساس به دخالت خارجی است. برای بهبود سازگاری الکترومغناطیسی خط ساده ترین راه این است که منطقه حلقه بحرانی سیگنال را کاهش دهد.

سیگنال های کلیدی: از دیدگاه سازگاری الکترومغناطیسی سیگنال کلیدی عمدتا به سیگنال های قوی پرتو تولید شده و سیگنال های حساس به جهان خارج اشاره دارد. سیگنال است که تابش قوی تولید سیگنال به طور معمول دوره ای مانند ساعت و يا کم مرتبه هستند. سیگنال های حساس است که حساس به دخالت های پایین تر از سطح سیگنال آنالوگ است.

تک و دو لایه تخته معمولا استفاده می شود در کمتر از 10KHz فرکانس پایین طراحی آنالوگ:

1 در همان لایه خط قدرت برای تراز شعاعی و به حداقل رساندن مجموع طول خط.

2 را قدرت، زمین، به یکدیگر نزدیک; در پارچه خط سیگنال های کلیدی در زمین زمین باید نزدیک به خط سیگنال است. این نتایج در قسمت های کوچکتر حلقه است که حساسیت افتراقی حالت تابش به اختلالات خارجی را کاهش می دهد. هنگامی که سیگنال به خط بعدی برای اضافه کردن زمین، این منطقه حداقل از حلقه تشکیل، سیگنال جریان قطعا این مدار به جای مسیر دیگر زمین را.

3 اگر مدار دو لایه است، مدار را در طرف دیگر نزدیک به خط سیگنال زیر، در امتداد خط سیگنال پارچه خط زمین خط به عنوان گسترده ای به عنوان ممکن کنید. منطقه مدار شکل گرفته در نتیجه برابر ضخامت مدار pcb ضرب طول خط سیگنال است.

روش جمع کردن توصیه می شود:

2.1 SIG GND (PWR) - PWR (GND) - SIG;

2.2 GND SIG (PWR) - SIG (PWR) - GND;

برای بالا تخته لایه دو پشته طرح، به مشکل بالقوه ضخامت ورق mm سنتی 1.6 (62mil) است. فاصله لایه بسیار بزرگ تبدیل خواهد شد، نه تنها منجر به کنترل امپدانس، interlayer جفت و محافظ نیست; به ویژه قدرت بین سازند فاصله زیاد بین خازن هیئت کاهش می یابد, برای فیلتر کردن سر و صدا است.